lunes, 18 de mayo de 2009

TECNOLOGIA DE 32 NM

INTEL MUESTRA EL PRIMER CHIP DEL SECTOR FABRICADO CON TECNOLOGÍA DE 32 NM,

Intel ha mostrado el primer procesador de 32nm y desvela sus planes de su última tecnología de proceso. Probablemente habéis pensado en algún momento que un transistor de 45nm es bastante pequeño, pero Intel dice bien claro que va a llevar su tecnología de silicio al máximo, y muestra de ello es la demostración que acaba de presentar al mundo con su primer procesador de 32nm, aunque no tengan una nueva arquitectura. Estos son llamados Westmere.
La compañía planea gastar nada menos que 7mil millones de dólares en los próximos dos años en la construcción de cuatro plantas de fabricación de 32nm, y la creación de 7mil puestos de trabajo altamente cualificados en los Estados Unidos. Una de las cuatro plantas ya está en marcha y funcionando en Oregon, mientras que otra planta está prevista que esté en pleno funcionamiento antes de que finalice el año, y las otras dos plantas se construirán en Arizona y Nuevo Mexico en 2010.
Los procesadores de 32nm se basan en los primeros materiales utilizados en los chips de Intel 45nm, con un alto k puerta dieléctrica y una puerta de metal, a diferencia del antiguo dieléctrico SiO2 y polisilicio que se utilizaban en los Intel 65nm. Sin embargo, Intel ha querido señalar que ahora la tecnología de alto k dieléctrico y puerta de metal está en su segunda generación.
Las mejoras incluyen una reducción de espesor de 1.0mm en el óxido del alto k dieléctrico en un chip de 45nm y 0.9nm para un chip de 32nm, mientras que la longitud de la puerta se ha apretado de 35nm a 30nm. Como resultado de esto, Intel dice que ha visto mejoras de rendimiento de más del 22% con los nuevos transistores. La empresa también afirma que la segunda generación del alto k más la puerta de metal reducen más la fuente de fugas que la tecnología de 45nm, lo que significa que los transistores requieren menos potencia para encenderse y apagarse.
Según Intel, Westmere empezará con seis y dos núcleos (Gulftown (6 núcleos) y Clarkdale (2 núcleos)), mientras que Arrandale tendrá como objetivo el campo móvil con dos núcleos. Lo que hacen especial a Clarkdale y Arrandale es la integración del controlador de doble canal DDR3 y los primeros que tienen gráficos conmutables (integrados/discretos). Clarkdale también se utilizarán para servidores. Los Westmere estarán equipados con multi-threading, nuevo conjunto de instrucciones AES, que integra siete nuevas instrucciones para acelerar el cifrado y descifrado de datos.
Curiosamente, Intel también dice que los chips de 32nm se harán usando litografía de inmersión en las “capas críticas”, por lo que un líquido de refracción llena el vacío entre la lente y la oblea durante el proceso de fabricación. AMD ya está utilizando la litografía de inmersión en sus CPUs de 45nm, Intel, por el contrario, hasta ahora ha utilizado la litografía en seco.
El CEO de Intel, Paul Otellini, dijo que las fábricas “producirían la más avanzada tecnología informática del mundo”. Agregó que “los chips se convertirán en elementos básicos del mundo digital, generando beneficios más allá de nuestra industria”.
Intel afirma que sus primeros chips de 32nm estarán listos para la producción en el cuarto trimestre de este año, y ha anunciado una serie de nuevos productos en los que estarán basados en esta tecnología.

Tarjetas gráficas ATI de 32 nm

Globalfoundries, la compañía de semiconductores participada por AMD y fabricante de sus microprocesadores, ha comunicado un agresivo plan de trabajo en el que destaca el paso a tecnologías de fabricación de procesadores gráficos de 32 nanómetros, con lanzamiento de productos en el primer trimestre de 2010 y el posterior avance a los 28 nanómetros a finales de ese año, que permitirán chips más pequeños, con menor consumo energético y más baratos de producir.
“La fábrica alemana de Dresden ya tiene capacidad de producción en 32 nanómetros y estamos dispuestos a aceptar diseños y pedidos para una producción agresiva a comienzos de 2010”, indicó Ton Sonderman, vicepresidente de sistemas y tecnología de fabricación de la compañía en una entrevista con Xbit-Labs.
Tarjetas ATI 32nm
Los avances en tecnologías de fabricación de chips se extenderán no sólo a la fabricación de tarjetas gráficas, sino a CPUs y dispositivos para consolas de videojuegos o de telecomunicaciones. Los clientes de Globalfoundries no se limitarán a
AMD (que es la socia principal pero no la propietaria absoluta de la foundrie), sino que incluiría a Microsoft, Qualcomm e incluso a NVIDIA.

jueves, 26 de febrero de 2009

INTERBLOQUEO EN SISTEMAS DISTRIBUIDOS

Interbloqueo: Situación en la que se encuentran un conjunto de procesos, (al menos dos), tal que cada proceso del conjunto espera la ocurrencia de un evento que solo se puede ser provocado por otro proceso del mismo conjunto.

Las condiciones en las cuales se produce un interbloqueo son:

1. Recursos deben utilizarse en exclusión mutua (sólo un proceso puede usar un recurso en un instante dado)
2. Retención y espera (Existen procesos que poseen recursos y que están en espera de otros recursos)
3. No apropiación (Los recursos solo son liberados por los procesos, no hay prioridades)
4. Círculo vicioso de espera (Existe un circuito en la gráfica de espera)

Interbloqueo por mensajes: Cada proceso espera un mensaje de otro proceso siendo que ningún mensaje esta en tránsito

No disponibilidad de buffers de mensajes

Otra forma en que puede producirse interbloqueo en un sistema de paso de mensajes es por la asignación de buffers para el almacenamiento de los mensajes en camino.

La forma más sencilla de interbloqueo en una red de datos es el interbloqueo directo por almacenamiento y reenvío, que puede producirse si un nodo de conmutación de paquetes utiliza una reserva común de buffers desde donde son asignados a los paquetes bajo demanda. Este tipo de interbloqueo puede impedirse si no se permite que todos los buffers acaben dedicados a un único enlace. Empleando buffers separados de tamaños fijos, uno por cada enlace, incluso usando una reserva común de buffers se puede evitar el interbloqueo si no se permite que enlaces únicos consigan todo el espacio de buffers.

Otra forma simple, interbloqueo indirecto por almacenamiento y reenvío. Para cada nodo, la cola dirigida al nodo adyacente en una dirección está llena de paquetes destinados al nodo más allá del siguiente. La forma simple de impedirlo es emplear una reserva estructurada de buffers. Estos están organizados en forma jerárquicamente.

En sistemas distribuidos surgen estos problemas, en concreto, si la operación enviar (send) es no bloqueadora, se necesita un buffers para albergar los mensajes salientes. Se podría pensar que el buffers empleado para guardar los mensajes a enviar es del proceso X al proceso Y sea un canal de comunicaciones entre X e Y. Si este canal tiene una capacidad limitada (tamaño limitado del buffers), es posible que la operación enviar motive la suspensión del proceso. Es decir si el buffers es de tamaño n y actualmente hay n mensajes en camino (no recibidos aún por el proceso de destino), la ejecución de un send adicional bloqueará al proceso emisor hasta que un recibir (receive) haya hecho espacio en el buffers.

FALSO INTERBLOQUEO


Es un interbloqueo que no existe en el momento en que es detectado

Corolario: Algoritmo detección interbloqueo debe evitar detectar falsos Interbloqueos.

¿Como evitarlo?

1) hipótesis sobre el comportamiento de las vías de comunicación
2) diseño adecuado de algoritmos

En los sistemas actuales, el interbloqueo se ha considerado generalmente como una molestia limitada. La mayor parte de los sistemas siguen los métodos básicos de prevención sugeridos por Havender, y tales métodos parecen ser satisfactorios.
Sin embargo, en los sistemas futuros el bloqueo mutuo será una consideración mucho más importante por varias razones:
Los sistemas futuros estarán más orientados hacia operaciones asíncronas en paralelo que hacia las operaciones en serie. El multiprocesamiento es ya muy común y la computación paralela será dominante así como la proliferación de redes y sistema distribuidos. En pocas palabras, se realizarán más operaciones en paralelo, habrá más conflictos por los recursos y, por tanto, más oportunidad de que aparezca un interbloqueo.
En los sistemas futuros, la asignación tenderá a ser dinámica. Los procesos podrán adquirir y liberar recursos según sus necesidades. Los usuarios no necesitarán saber mucho acerca de sus requisitos de recursos antes de la ejecución de un programa. De hecho, con las interfaces cada vez más amables, la mayoría de los usuarios no se preocupan demasiado por el consumo de los recursos de sus procesos.
Con la creciente tendencia de los diseñadores de sistemas operativos a contemplar los datos como un recurso más, aumentará notablemente el número de recursos que debe administrar un sistema operativo.
Por lo tanto, la tarea de asignar recursos sin la posibilidad de interbloqueos en los sistemas de cómputo recaerá sobre el sistema operativo. Con el abaratamiento y la creciente potencia de los recursos, es razonable que se amplíen las funciones de la computadora y del sistema operativo.

miércoles, 18 de febrero de 2009

DEFINICION DE "LHC"

DEFINICON DE LHC.
El Gran Colisionador de Hadrones (en inglés Large Hadron Collider) es un acelerador de partículas (o acelerador y colisionador de partículas) ubicado en la actualmente denominada Organización Europea para la Investigación Nuclear.
El LHC se diseñó para colisionar haces de
hadrones, más exactamente de protones de 7 TeV de energía, siendo su propósito principal examinar la validez y límites del Modelo Estándar, el cual es actualmente el marco teórico de la física de partículas, del que se conoce su ruptura a niveles de energía altos.Los protones son acelerados a velocidades del 99% de la velocidad de la luz y chocan entre sí en direcciones diametralmente opuestas produciendo altísimas energías (aunque a escalas subatómicas) que permitirían simular algunos eventos ocurridos durante o inmediatamente después del big bang.

El LHC se convertirá en el acelerador de partículas más grande y energético del mundo.[] Más de 2000 físicos de 34 países y cientos de universidades y laboratorios han participado en su construcción.

Teóricamente se espera que, una vez en funcionamiento, se detecte la partícula conocida como el bosón de Higgs (a veces llamada "la partícula de Dios"). La observación de esta partícula confirmaría las predicciones y "enlaces perdidos" del Modelo estándar de la física, pudiéndose explicar cómo adquieren las otras partículas elementales propiedades como su masa.

lunes, 16 de febrero de 2009

Quien soy?....Presentacion

Hola mi nombre es Naty y bueno este es mi primer blog